搜索资源列表
fifo1.pdf
- 提出了利用fifo,实现dsp之间的高速、实时、可靠的数据传输,介绍了fifo原理及性能特点,详细阐述了系统的硬 件接口电路及软件设计。 -the use fifo achieve dsp between the high-speed, real-time, reliable data transmission, fifo on the principles and performance characteristics of a detailed descr iption of the
fifo3.pdf
- 重点介绍了DSP与FIFO的数据传输、DSP与USB的接口电路。解决了一般情况下系统无法做到的用线阵CCD实现二维图像信号复原的问题 -focus on the DSP and FIFO data transmission, DSP and USB interface circuit. Solve the system under normal circumstances can not do in line with two-dimensional CCD image signals of
FIFO_Buffer
- 同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序,erilog编写~具有较强的参考价值~
fifo
- FIFO电路(first in,first out),内部藏有16bit×16word的Dual port RAM,依次读出已经写入的数据。因为不存在Address输入,所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示RAM内部的状态,并且控制FIFO的输入信号WEN(写使能)和REN(读使能)。以及为了更好得控制FIFO电路,AEF(表示RAM内部的数据即将空)信号也同时输出。
416fifosource
- FIFO电路Verilog实现
异步FIFO结构及FPGA设计
- 介绍异步FIFO的概念、应用及其结构,分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。
采用格雷码的FIFO控制模块(verilog)
- 异步FIFO常用于存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本例采用格雷码方式,用verilog语言实现了异步FIFO控制,大大降低误码率,提高了可靠性。
fifo.rar
- 异步fifo的经典讲解,包括亚稳态的产生,同步电路的构造,fifo电路的结构,源代码实现。,Asynchronous fifo on the classic, including the emergence of metastable, the structure of synchronous circuits, fifo circuit structure, the source code to achieve.
fifo
- 先进先出存储电路fifo,实现队列存储结构-xianjin xianchu chunchu dianlu fifo
FIFO1
- FIFO存储电路的设计与实现,用verilog实现fifo的参考设计-FIFO memory circuit design and realization of the realization of fifo with Verilog reference design
caiyang
- 种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.-Species with FPGA to achieve high-speed A/D conversion chip control circuit, the system as an example to MAX125 details FIFO memory cont
XR16M2550
- XR16M2550是一款高性能,具有16字节收发FIFO的异步全双工UART芯片,具有两路完全独立的UART通道。本资料包含完整的测试代码(ADS 1.2环境),中文应用文档,电路原理图,PPT讲解稿等。-XR16M2550 is a high-performance, with 16-byte receive FIFO, asynchronous full-duplex UART chip, with two-way completely independent UART channels.
maxii_sch
- 采用EPM570作为核心,外接FIFO,RAM。可进行数据采集,采用60M时钟的ADC ADS830E。ADC前端电路需要改为差分输入方式以减小电路噪声。该电路经过实际检验可以使用,需要将JTAG电阻改为220以下或者短接。-EPM570 used as a core, external FIFO, RAM. Can be a data collection, using 60M clock ADC ADS830E. ADC front-end circuit differential inpu
SC28L198
- SC28L198是一个带有8个全双工异步通道UART的芯片,每个UART通道的接收器和发送器都拥有16字节深度的FIFO。芯片的每个UART通道除了基本的异步通信功能外,还可实现软件流控制(in-band flow control)、硬件流控制(out-of-band flow control)、以及多点模式(唤醒模式或RS-485模式)等,同时每个UART都有4个外扩的I/O引脚,每个外扩I/O引脚都为功能复用。 本资料包含完整测试程序,应用文档,电路原理图及PPT演示文档等。-SC28L
Asynchronous_Resets_FILO
- 外国编程高手关于异步fifo和复位电路的精度论述。-Master a foreign programming asynchronous fifo and the reset circuit on the accuracy of exposition.
Asynchronous-FIFO-design
- 异步FIFO是一种先进先出的电路,在异步电路中,由于时钟之间周期和相位完全独立,因而数据丢失概率不为零。如何设计一个高可靠性、高速异步的FIFO是一个难点,本代码介绍了一种解决方法。-Asynchronous FIFO is a kind of advanced first out circuit, in asynchronous circuit, as the clock cycle and phase between full independence, thus data loss pro
fifo
- 异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。- Asynchronous FIFO is the electric circuit which one kind advanced leaves first, uses when needs to produce data interface s part, uses for to save, the cushion between two asynchronous clock s d
Asynchronous-FIFO-structureadesign
- 异步FIFO结构和FPGA设计,首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现-The asynchronous FIFO structure and FPGA design, first introduced the asynchronous FIFO concept, application, and its structure, and then analyze the as
Asynchronous-FIFO-
- 异步FIFO是一种先进先出电路,可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点,以降低电路中亚稳态出现的概率为主要目的,大大提高工作频率和资源利用率。-Asynchronous FIFO is an advanced circuit that can effectively solve the data transfer between asynchronous clock. Through the analysis of the difficulties in async